Версия 2019.1 содержит многочисленные изменения для повышения качества работы и сокращения сроков разработки. Некоторые из них:
-
- Поддержка микросхем
Следующие серийные микросхемы поддерживаются в данном релизе:
-
- Kintex UltraScale: XQRKU060 для космических применений;
- XA Kintex-7: XA7K160T для автомобильной отрасли;
- Микросхемы со встроенной HBM памятью: XCVU31P, XCVU33P, XCVU35P, XCVU37P
- Vivado
- Добавлена возможность установки Vivado из командной строки для удобства пользователя;
- Расширилась поддержка конструкций синтеза VHDL2008;
- Интегрирована возможность загрузки файлов сторонних отладочных плат с GitHub;
- Улучшены SSI QOR;
- Расширились возможности отладки: IBERT GTM, RF Analyzer, HBM Monitor и Bus plot view
- IP подсистемы и ядра
- 50G RS-FEC(544,514): новый FEC(2x26G) NRZ использующейся для беспроводных решений 5G включая PAM-4 при добавлении внешнего чипа bitmux;
- Integrated UltraScale/UltraScale+ 100G Ethernet Subsystem: новый дополнительный интерфейс шины данных AXI, поддерживающий стандартный интерфейс;
- 10G/25G Ethernet Subsystem, 40G/50G Ethernet Subsystem, Integrated UltraScale/UltraScale+ 100G Ethernet Subsystem, USXGMII, 1G/10G/25G Ethernet Switching Subsystem: оптимизированный по размеру счетчик статистики путем создания логики на основе выбранных функций;
- Video and Imaging IPs: Ядра для видеобработки поддерживают разрешение 8K30; Видеомиксер поддерживает мультиплексирование 16 слоев; Framebuffers поддерживает 12 и 16 bpc;
- SmartConnect: более эффективное использование площади кристалла, особенно для небольших конфигураций и AXILite endpoints.
- AXI Bram Controller: улучшена производительность для однократных транзакций
Подробная информация: https://www.xilinx.com/products/design-tools/vivado/vivado-whats-new.html